Drc

C 68 completed
Api
containerized / python · small
134
Files
21,995
LOC
4
Frameworks
8
Languages

Pipeline State

completed
Run ID
#366941
Phase
done
Progress
1%
Started
Finished
2026-04-13 01:31:02
LLM tokens
0

Pipeline Metadata

Stage
Cataloged
Decision
proceed
Novelty
79.00
Framework unique
Isolation
Last stage change
2026-05-10 03:35:34
Deduplication group #59893
Member of a group with 1 similar repo(s) — this repo is canonical view group →
Top concepts (2)
Project DescriptionWeb Frontend
Methodology: Repobility · https://repobility.com/research/state-of-ai-code-2026/

AI Prompt

Create a full-stack web application that performs design rule checking (DRC) for semiconductor layouts. The backend should be built using FastAPI in Python, and the frontend should be a React application, ideally scaffolded with Vite. I need to ensure the project is containerized using Docker and docker-compose.yml. Please include necessary testing setup using pytest and structure the project to handle JSON inputs and generate documentation.
python fastapi react vite docker semiconductor drc web-api testing
Generated by gemma4:latest

Catalog Information

A web API that performs design rule checking for semiconductor layouts.

Description

This service offers automated design rule checking (DRC) for semiconductor layout files. It exposes a RESTful API that accepts layout data, applies a configurable set of design rules, and returns a structured report of violations. The tool is built on a lightweight framework, ensuring fast response times and easy integration into existing EDA workflows. It targets layout engineers and EDA developers who need reliable, repeatable verification before fabrication. By providing clear diagnostics, it helps reduce costly design iterations and accelerates time‑to‑silicon.

الوصف

يُقدِّم هذا المشروع واجهة برمجة تطبيقات تُعنى بفحص القواعد التصميمية للدوائر المتكاملة، معتمداً على معايير محددة يمكن تكوينها وفقاً لاحتياجات المشروع. يتيح للمستخدم إرسال ملفات التصميم عبر طلبات HTTP، ثم يقوم بتحليلها وتطبيق مجموعة القواعد على مستوى الطبقات والحدود والمسافات. تُرجَع النتائج في شكل تقرير منظم يوضح كل خرق للقواعد مع تفاصيل موضع الخطأ، ما يسهل على المهندسين تصحيح الأخطاء بسرعة. يستهدف هذا الحل مهندسي التصميم والبرمجيات في مجال EDA الذين يحتاجون إلى أداة موثوقة للتحقق التلقائي قبل الطباعة. يساهم في تقليل عدد المراجعات اليدوية، ويُسرّع دورة التطوير من خلال توفير تقارير دقيقة وسريعة. كما يُمكن دمجه بسهولة في خطوط الإنتاج الآلية أو أنظمة التكامل المستمر، مما يضمن توافق التصميم مع معايير التصنيع الحديثة. يميز المشروع بسلاسة الاستخدام، سرعة الأداء، ودعم القواعد القابل للتخصيص، ما يجعله خياراً مفضلاً في بيئات التصميم المعقدة.

Novelty

6/10

Tags

design-rule-checking semiconductor-layout-verification eda-integration rule-engine error-reporting

Technologies

fastapi pydantic uvicorn

Claude Models

claude-opus-4.6

Quality Score

C
68.3/100
Structure
68
Code Quality
73
Documentation
36
Testing
85
Practices
71
Security
76
Dependencies
60

Strengths

  • CI/CD pipeline configured (github_actions)
  • Good test coverage (62% test-to-source ratio)
  • Code linting configured (ruff (possible))
  • Consistent naming conventions (snake_case)
  • Containerized deployment (Docker)

Weaknesses

  • Missing README file \u2014 critical for project understanding
  • No LICENSE file \u2014 legal ambiguity for contributors
  • 1165 duplicate lines detected \u2014 consider DRY refactoring
  • 1 'god files' with >500 LOC need decomposition

Recommendations

  • Add a comprehensive README.md explaining purpose, setup, usage, and architecture
  • Add a LICENSE file (MIT recommended for open source)

Security & Health

7.6h
Tech Debt (A)
A
OWASP (100%)
PASS
Quality Gate
A
Risk (1)
Repobility · severity-and-effort ranking · https://repobility.com
MIT
License
11.9%
Duplication
Full Security Report AI Fix Prompts SARIF SBOM

Languages

python
71.7%
json
15.3%
typescript
8.6%
markdown
2.7%
text
1.2%
yaml
0.3%
toml
0.2%
html
0.1%

Frameworks

FastAPI React pytest Vite

Concepts (2)

Repobility analysis · methodology at https://repobility.com/research/
CategoryNameDescriptionConfidence
Repobility · open methodology · https://repobility.com/research/
auto_descriptionProject DescriptionOpen-source DRC tool for semiconductor layout verification80%
auto_categoryWeb Frontendweb-frontend70%

Quality Timeline

1 quality score recorded.

View File Metrics

Embed Badge

Add to your README:

![Quality](https://repos.aljefra.com/badge/91130.svg)
Quality BadgeSecurity Badge
Export Quality CSVDownload SBOMExport Findings CSV