This project provides a dual‑port SRAM module template for Tiny Tapeout ASIC designs, including Verilog source, testbench, and documentation.
يُقدّم التصميم وحدة ذاكرة SRAM ذات منفذين يمكن دمجها في شريحة ASIC مخصصة. يتضمن المشروع تنفيذًا كاملاً بلغة Verilog، وبيانات اختبار شاملة، ووثائق مفصلة لتوجيه المستخدمين عبر التكوين والتحقق. تدعم الوحدة عمليات القراءة والكتابة المتزامنة على منفذين مستقلين، ما يجعلها مناسبة لتطبيقات ذات معدل نقل عالٍ. يُستهدف هذا المشروع المصممين الميكانيكيين والطلاب الذين يحتاجون إلى كتلة ذاكرة جاهزة للاستخدام في التعليم أو النمذجة الأولية. كما يُعد نقطة انطلاق لتخصيص وتحسين أكثر في عمليات تطوير ASIC. يشتمل المشروع على دليل خطوة بخطوة لتعديل ملفات المصدر وتحديث ملفات التكوين. يتيح وجود بيانات اختبار متكاملة للمستخدمين التحقق من صحة الأداء قبل الانتقال إلى الإنتاج.
A Tiny Tapeout hardware design that outputs a VGA screensaver using ROM data.
يُقدّم هذا المشروع تصميمًا إلكترونيًا بسيطًا لشاشة عرض VGA على شريحة Tiny Tapeout. يستخدم التصميم ذاكرة ROM لتخزين بيانات البكسل، ثم يقرأها ويُرسِلها إلى واجهة VGA في الوقت الحقيقي. يوضح المشروع توقيت الفيديو الأساسي، وتفاعل الذاكرة، وإدارة الساعة اللازمة لتوليد إشارة عرض صالحة. تُعد شاشة العرض هذه نمطًا مرئيًا يمكن استخدامه للتحقق من خرج الشريحة ولعرض إمكانيات منصة Tiny Tapeout. يُصمم المشروع كأداة تعليمية للطلاب والهواة الذين يتعلمون تصميم الدوائر الرقمية. يتيح للمستخدمين تجربة مفاهيم التوقيت والذاكرة في بيئة ASIC حقيقية.